跳至内容
English
简体中文
主页
公司
菜单切换
关于我们
团队
招贤纳士
技术
产品
资源
菜单切换
新闻稿
博客
视频
白皮书
合伙企业
联系我们
主页
公司
菜单切换
关于我们
团队
招贤纳士
技术
产品
资源
菜单切换
新闻稿
博客
视频
白皮书
合伙企业
English
简体中文
我们加速链接
超低延时
专利技术
最高112G串行速度
QuickLogic and eTopus Announce Disaggregated, Flexible eFPGA Chiplet Template
Press Release
超低延时400G IP
112G链接延时限制于FEC处理速度- 支持超过30db的插损通道时候FEC带来的延时会超过100ns
我们专利的超低误码率设计 - 支持超低延时400G方案
我们400G 长距IP方案支持包括所有FEC和SerDes处理在内的延时在10ns以内
更多信息
技术制程节点
支持广泛制程的SerDes IP
6nm和7nm 最高到112G串行
16nm和12nm最高到56G串行
22nm最高到58G串行
更多信息
协议支持
广泛协议支持
Ethernet & Interlaken
Bunch of Wires
JESD & FC
LR PCIe Gen 5, CXL2.0/3 and Gen 6
更多信息
更多新技术
令人激动的新研发正在到来
小芯片和高速度以及新制程节点
加入我们的邮件列表接收更新信息
加入
Scroll to Top